So-net無料ブログ作成

Xilinx大丈夫? [FPGA]

ものすごく久々。たまには書きますか。いきなりネガティブですが(笑)

しばらくXilinx使ってます。ISEのProject Navigatorは新規デザインには推奨しないとのことなので、PlanAheadです。Spartan6なのでVivadoは使えません。

えらい初歩的なところで問題起こしてます。
・ISE14.2。Clocking Wizardで作ったモジュールを足すとクリティカルワーニング。曰くウィザードが自分でプロジェクトに足したucfファイルで定義されている信号が見つからないと…知りませんがな、そんなこと。
・同じくISE14.2。MicroBlazeのモジュールでも似た問題が。こちらはncfファイルで信号が見つからないと…だからなんで自分で足す制約にデザインに無い信号名入れるの?

この問題はISE14.3、14.4でも健在。クリティカルでもワーニングなので無視してもインプリは終わります。この制約ファイルは無くても問題ないので、ucfはプロジェクトから削除または無効。ncfは消せないので編集しちゃいました。

・ISE14.3。Clocking Wizardでモジュールを設定した後、再度ウィザードを立ち上げると、設定がデフォルトに。出力を何MHzにしてあっても、100MHzに戻されてます。
・ISE14.4。同じくClocking Wizard。マニュアルでPLLを設定してもDCMを使ってくれちゃう。PLLでしか実装できないパラメータを入れるとPLLを使う。再度ウィザードを立ち上げると設定がAUTOになってる。

Clocking Wizardばかりですが、FPGAで要となるコンポーネントなので、ここに不安があると使う気になりません。クロックだけならPLLマクロを明示的に呼び出せば良いかもしれませんが、この基本機能がこの有様だと、ほかの機能にどれだけバグが含まれてるのかわかったものではありません。

新しいツールのVivadoに力を入れてるのかもしれませんが、7シリーズ以降でないと使えないし、EDKとの連携がやっと2012.4(14.4)で使えるようになったレベルで、まだまだ不安です。(なんか勘違いしてたようです。まだ使えません。)まるまる2種類のデザインツールを提供してることになるので、やたらサイズでかいし…
SystemVerilog使いたいけど、旧デバイスは切り捨て状態。VHDLは古いままVivadoでも新しくなりそうな様子も無し。その辺は外部の合成ツール仕えと言うことでしょうか?高いって。シミュレータもModelSim切っちゃって、やたら遅くて機能不足なisimだけ。Altera版ModelSimがありがたいです。

それにしても、この問題続きは困ったものです。ISE14.1以降にしないとZynq使えないですが、新しいツールがちゃんと動くのか心配しながら使うのは神経が疲れます。

この広告は前回の更新から一定期間経過したブログに表示されています。更新すると自動で解除されます。

×

この広告は1年以上新しい記事の更新がないブログに表示されております。